Внутрисхемная отладка ПЛИС на основе ядра логического анализа

Аннотация: Информация о внутрисхемной отладке ПЛИС на основе ядра логического анализа предоставляется ведущими производителями расходомеров и расходомеров. По мере того, как ПЛИС включают в себя всё больше возможностей, потребность в эффективных инструментах отладки становится критически важной. Тщательное предварительное планирование возможностей внутренней видимости позволит команде разработчиков выбрать правильную стратегию отладки для более быстрого выполнения задач проектирования. Я знаю свою конфигурацию. Всё больше производителей расходомеров выбирают модели и цены. Обращайтесь. Ниже приведены сведения о внутрисхемной отладке ПЛИС на основе ядра логического анализа. По мере того, как ПЛИС включают в себя всё больше возможностей, потребность в эффективных инструментах отладки становится критически важной. Тщательное предварительное планирование возможностей внутренней видимости позволит команде разработчиков выбрать правильную стратегию отладки для более быстрого выполнения задач проектирования. «Я знаю, что в моей разработке есть проблема, но у меня нет внутренней видимости, необходимой для быстрого её обнаружения». Отладка систем на базе ПЛИС может быть затруднительной из-за отсутствия адекватной внутренней видимости. В случае с большими ПЛИС, которые часто охватывают всю систему, отладочная видимость становится серьёзной проблемой. Чтобы обеспечить внутреннюю видимость, инженеры-разработчики должны выделить некоторые выводы в качестве отладочных, а не использовать их в проекте. Какие инструменты доступны для проведения измерений внутренней трассировки ПЛИС? Какие другие методы позволяют максимизировать внутреннюю видимость при фиксированном количестве выводов? Инженеры-разработчики ПЛИС используют два метода проведения измерений внутренней трассировки: 1. Маршрутизация узлов к выводам и тестирование с помощью традиционного внешнего логического анализатора. 2. Вставка ядра логического анализатора в проект ПЛИС и маршрутизация записей трассировки, сохранённых во внутренней памяти ПЛИС, через JTAG. Логический анализ. Разработчики ПЛИС принимают важные решения на ранних этапах проектирования, осознанно или неосознанно определяя, как можно отладить свои проекты. Наиболее распространённый способ получения внутренней видимости ПЛИС — это использование логического анализатора для маршрутизации внутренних узлов, представляющих интерес, к выводам, проверяемым анализатором. Этот подход обеспечивает глубокую трассировку памяти, где причина проблемы и её последствия могут быть разделены большим временным интервалом. Логические анализаторы хорошо подходят для измерения асинхронных событий, которые могут не учитываться при моделировании. Примером служит взаимодействие двух или более доменов тактовой частоты с некоррелированными частотами. Логический анализатор обеспечивает мощный запуск, а полученные результаты измерений могут быть коррелированы по времени с другими системными событиями. Традиционные логические анализаторы предоставляют режимы состояния и синхронизации, что позволяет собирать данные синхронно или асинхронно. В режиме синхронизации разработчики могут видеть взаимосвязь между изменениями сигналов. В режиме состояния разработчик может наблюдать за шиной относительно тактовой частоты состояний. Режим состояния особенно полезен при отладке трактов передачи данных, где значения на шине критически важны. Эффективные измерения в реальных условиях требуют тщательного предварительного планирования. Основным компромиссом, который следует учитывать при использовании традиционного логического анализатора, является маршрутизация выхода узла на контролируемый вывод. Традиционные логические анализаторы могут наблюдать только сигналы, подведенные к выводам. Поскольку потенциальные проблемы внутрисхемной отладки пока неизвестны, инженеры-разработчики могут выделить для отладки лишь несколько выводов. Столь небольшое количество выводов может не обеспечить достаточного обзора для решения текущей проблемы, что задерживает завершение проекта. Один из способов сохранить внутреннюю видимость, сократив при этом количество выводов, выделенных для отладки, — это включить в проект переключающие мультиплексоры (см. рисунок 1). Например, при добавлении в схему ПЛИС может потребоваться наблюдение за 128 внутренними узлами, что потребует одновременного отслеживания 32 каналов. В этом случае мультиплексоры могут быть реализованы в проекте ПЛИС для маршрутизации 32 узлов за заданное время. Чтобы запрограммировать мультиплексор, инженер-разработчик может загрузить новый файл конфигурации и коммутировать сигналы с помощью JTAG или маршрутизации через управляющие линии мультиплексора. На этапе проектирования необходимо тщательно спланировать установку тестового мультиплексора. В противном случае инженер-разработчик может не иметь доступа к узлам, которые необходимо отлаживать одновременно. Рисунок 1. Установка тестового мультиплексора позволяет инженеру-разработчику маршрутизировать подмножество внутренних сигналов, как показано на трассировке, полученной Agilent16702B. Второй способ минимизировать количество выводов, выделенных для отладки, — это мультиплексирование с временным разделением (TDM). Мультиплексирование TDM часто используется для прототипирования, когда несколько ПЛИС используются в качестве прототипов для одной ASIC, чтобы минимизировать количество выделенных выводов для отладки. Этот метод лучше всего работает с более медленными внутренними схемами. Предположим, что конструкция 50 МГц с 8-битной шиной (20 нс между фронтами тактового сигнала) требует внутрисхемной видимости. Используйте частоту 100 МГц для выборки младших 4 бит в течение первых 10 нс и старших 4 бит в течение вторых 10 нс. Таким образом, используя всего 4 вывода, все 8 бит отладочной информации могут быть получены за каждый 20-нс цикл. После захвата трассы 8-битную трассу можно восстановить, объединив последовательные 4-битные захваты. Мультиплексирование TDM также имеет некоторые недостатки. Если трассы захватываются традиционным логическим анализатором, запуск становится очень сложным и подверженным ошибкам.

Одной из все более популярных управленческих тактик, направленных на улучшение эффективности решения проблем массового расходомера, является повышение связанности, или того, что ученые называют кластеризацией, организации.

Чтобы узнать больше о врезном ультразвуковом расходомере массового расхода, посетите сайт Sincerity Flow Meter, где вы найдете больше обзоров, советов и рекомендаций. Компания Beijing Sincerity Automatic Equipment Co., Ltd. не подведет вас с выбором. Посетите!

Ищете производителей в Китае? Тогда Beijing Sincerity Automatic Equipment Co., Ltd — правильный выбор. Мы — известный производитель и поставщик вихревых расходомеров Rosemount и массовых расходомеров из Китая.

Но мы считаем, что учёт цепочек поставок массовых расходомеров — действительно важный шаг. Даже самые простые изменения в материалах, источниках поставок, доставке или льготах для сотрудников кажутся хорошим началом.

Но программы лояльности — это не просто благо для клиентов: Sincerity получает доступ к огромному количеству ценных данных для проведения маркетинговых кампаний с привлечением потенциальных клиентов.